PROGRAMMABLE DATA PROCESSOR

Also published as: Publication number: JP11184718 (A) Publication date: 1999-07-09 P JP3878307 (B2) Inventor(s): TAKADA SHUICHI +

Applicant(s): MATSUSHITA ELECTRIC IND CO LTD +


Classification: - international:

G06F9/46; G06F9/48; G06T1/20; H04N7/24; H04N7/26; H04N13/00; G06F9/46; G06T1/20; H04N7/24; H04N7/26; H04N13/00; (IPC1-7): G06F9/46; G06T1/20; H04N7/24

- European: Application number: JP19970350981 19971219 Priority number(s): JP19970350981 19971219

Abstract of JP 11184718 (A)

PROBLEM TO BE SOLVED: To provide a data processor in which it is possible to facilitate a countermeasure to any function request, and to attain low costs. SOLUTION: A memory 2 stores plural program data for a PLD 3 for forming a logic circuit by a program. A changing part 6 programs a programable logic device by using program data. A CPU 1 controls a changing part 6 so that a programmable logic device can be updated according to the execution content of an application program.



Data supplied from the espacenet database --- Worldwide

(12) 公開特許公報(A)

(11)特許出願公開番号 特)**押平11-18471**8

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl. ⁶		酸別記号	FΙ		
G06F	9/46	3 4 0	G06F 9/4	16 340F	
G06T	1/20		15/6	36 K	
H 0 4 N	7/24		H04N 7/	13 Z	,

審査請求 未請求 請求項の数7 OL (全 11 頁)


(21)出顧番号	特顯平9-350981	(71) 出顧人	
			松下電器産業株式会社
(22) お願日	平成9年(1997)12月19日		大阪府門真市大字門真1006番地
		(72)発明者	高田 周一
			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(74)代理人	弁理士 中島 司朗
		0.010.00	N. 100 -140

(54) 【発明の名称】 プログラマンルなデータ処理装置

(57)【要約】

【誤題】 本発明は、あらゆる機能要求に対応しかつ低コスト化を図ったデータ処理装置を提供することを目的とする。

【解決手段】メモリ2は、簡理回路をアログラムにより 形成可能なPLD3用の機数のアログラムデータを記憶 する、変更能6は、アログラムデータを用いてフログラ マブルロジックデバイスをアログラムする。CPU1 は、アフリケーションプログラムの実行内容に応じて、 アログラマブルロジックデバイスを更新するよう変更部 6を制御する。



【特許請求の範囲】

【請求項1】 アプリケーションプログラムを実行する データ処理装置であって、

論理回路をプログラムにより形成可能なプログラマブル ロジックデバイスと、

プログラマブルロジックデバイス用の複数のプログラム データを記憶する記憶手段と、

プログラムデータを用いてプログラマブルロジックデバ イスをプログラムするプログラミング手段と、

前記アプリケーションプログラムの実行内容に応じて、 プログラマブルロジックデバイスを更新するようプログ ラミング手段を制御する制御手段とを備えることを特徴 とするデータ処理装置。

【請求項2】 前記データ処理装置は、さらにデータ退 **游領域を有する退避記憶手段と**

プログラミング手段によるプログラミングの前に、プロ グラマブルロジックデバイス内の記憶素子のデータを退 避記憶手段に退避させる退避手段と、

プログラミング手段によるプログラミングの後に、当該 プログラムデータに関する退避データを退避領域からプ ログラマブルロジックデバイスに復元する復元手段とを 備えることを特徴とする請求項1記載のデータ処理装 置.

【請求項3】 前記制御手段は

CPUのタスク切替えタイミングを検出する検出手段

検出されたとき、切り替え後のタスクに対応するプログ ラムデータを選択する選択手段と

選択されたプログラムデータによりプログラマブルロジ ックデバイスを更新するようプログラミング手段に指示 する指示手段とを備えることを特徴とする請求項1又は 2記載のデータ処理装置。

【請求項4】 前記制御手段は、

複数の逐次実行される複数のタスクからなるタスクウィ ンドウの切替えタイミングを輸出する輸出手段と

検出されたとき、切り替え後のタスクウィンドウに含ま れるタスクに対応するプログラムデータを選択する選択 手段と

選択されたプログラムデータによりプログラマブルロジ ックデバイスを更新するようプログラミング手段に指示 する指示手段とを備えることを特徴とする請求項1又は 2記載のデータ処理装置。

【請求項5】 前記制御手段は、

CPUのタスク切替えタイミングを検出する検出手段 ٤.

検出されたとき、切り替え後に逐次実行される複数のタ スクに対応する複数のプログラムデータを選択する選択

選択された複数のプログラムデータによりプログラマブ ルロジックデバイスを更新するようプログラミング手段 に指示する指示手段とを備えることを特徴とする請求項 1又は2記載のデータ処理装置。

【請求項6】 前記制御手段は、さらに、

記憶手段に記憶されたプログラムデータの使用状況を示 すテーブル手段を備え.

前記選択手段は、テーブル手段が示す使用状況に応じて 複数のプログラムデータを選択することを特徴とする請 求項5記載のデータ処理装置。

【請求項7】 前記記憶手段は、プログラマブルロジッ クデバイスにプロセッサとしても論理回路を形成するた めの特定のプログラムデータを記憶し、

前記プログラム手段は、さらに、前記特定のプログラム データを用いてプログラマブルロジックデバイスをプロ グラムすることを特徴とする請求項1又は2記載のデー タ処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータ、デ ジタルAV機器、デジタル通信装置などを構成するデー 夕処理装置に関する。

[0002]

【従来の技術】近年、パーソナルコンピュータ、デジタ ルAV機器、デジタル通信装置などのように、静止画、 動画、音声などを含むマルチメディアデータを扱う種々 のデータ処理装置が増加している。従来のデータ処理装 置ではシステム全体の処理を加速させるため、CPUで 処理していた特定の機能の一部をASIC (Aplication Specific Integrated circuit) などの専用ハードウェ アで実行していた。特定の機能というのは、画像処理 (グラフィックスデータの描画、動画像のデコード/エ ンコードなど)や信号処理(モデム機能、通信機能な ど)であり、大量の溜箕処理を必要とする。

【0003】従来のデータ処理装置がグラフィックス処 理を加速する例を用いて説明する。図12は従来のデー タ処理装置のブロック図を示す。同図において、101 はCPU、102はメモリ、103はアクセラレータ、 104は出力装置、105は入力装置である。メモリ1 02は、CPU101で実行するアプリケーションを格 納している。このアプリケーションは、二次元(以下2 D) あるいは三次元(以下3D) グラフィックス処理用 であるものとする。また、その処理内容は キーボード やマウスなどの入力装置105から入力される情報によ って変化するものとする。例えばゲーム機のコントロー ラ入力によって表示内容が異なるなどの状況があてはま る。処理の結果はコンピュータディスプレイなどの出力 装置104を通して表示される。

【0004】アクセラレータ103は、2Dあるいは3 Dグラフィックス処理に特化したパイプラインや並列処 理機構あるいはDMA (Direct Memory Access)機構を備 える。このように構成されたデータ処理装置において、

CPU101は、2Dあるいは3Dグラフィックス処理の一部をアクセラレータ103に任せて処理を加速させ

【0005】一版に、2Dあるいは3Dグラフィックス 処理がバイト単位の処理の端り返しとメモリ処理で占め られ、CPU101にとってはバイト単位の処理の非効 率をとより処理の別間防災不能になることから高速化 が難しい、また、CPU101とフケナラレーク103 とが同時に処理すれば機能分担によりシステム全体が効 率よく機能する。また、アクセラレータとして特化され る機能は、上記の2Dあるいは3Dグラフィックメラル の混む、MPEGデコード・エンコードや、ディジタル 信号処理を要する遺信機能なと種々のものがある。以上 のように従来のデータ処理機能は、期用機能に特化した アクセラレータを備えることにより、特定処理の加速を 即つていた。

[0006]

【勢野が除込しようとする眼想】ところで、上重接来技術の相談では、アクセラレーグがサポートする特定の処理しか加速されないので、マルナメディアデータ全般に対応して加速することができないという問題があった。
【0007】さらに、マルナメディアデークが浸透しつつある今日、マルナメディアテークの種類に応じて画像の圧縮。作長、音声処理、グラフィックス処理、通信を建な機能要が増えるといる。これらの金部を加速するには、各々に別価のアクセラレークが必要になり、銀能要求が埋えるにつれハードウェア規模およびコストが増えるととになる。

【0008】本発明は上記問題点に鑑み、あらゆる機能 要求に対応しかつ低コスト化を図ったデータ処理装置を 提供することを目的とする。

[0000]

【発明を解決するための手段】上記課題を解決するため 本発明のデータ処理装置は、アプリケーションプログラ ムを実行するデータ処理装置であって、論理回路をプロ グラムにより形成可能なプログラマブルロジックデバイ スと、プログラマブルロジックデバイス用の複数のプロ グラムデータを記憶する記憶手段と、プログラムデータ を用いてプログラマブルロジックデバイスをプログラム もるプログラミン手段と、前記アプリケーションプロ グラムの実行内容に応じて、プログラマブルロジックデ バイスを更新するようプログラミング手段を制御する制 申手段とと備えている。

【0010】また、前記データ処理装置は、さらにデータ迅度製成を有する迅速記憶手段と、プログラミング手 扱によるプログラミンクの新に、プログラマグルロジックデバイス内の記憶素子のデータを迅速記憶手段に、プログラミング手段によるプログラ ミングの後に、当該プログラムデータに関する迅速データを迅速顕微からプログラマブルロジックデバイスに復 元する復元手段とを備えて他感してもよい。前記時間手段は、CP Uのタスク切替えタイミングを出土る検出 存役と、検出されたとき、切り替え後のタスクに対応す るアログラムデータを選択する選択手段と、選択された アログラムデータによりプログラマブルロジックデバイ スを更新するようフログラミング手段に指示する指示手段とを備える構成としてもよい。

【0011】 【発明の実施の形態】<実施の形態1>図1は、本発明 の第1の実施形態におけるデータ処理装置のハードウェ

ア構成を示すブロック図である。 【0012】このデータ処理装置は、CPU1、メモリ 2、プログラマブルロジックデバイス (以下PLDと略 す)3、出力装置4、入力装置5、変更部6からなり、 PLD3を動的にプログラミングすることにより、PL D3を動的にプログラミングすることにより3Dグラフ ィックス描画やMPEGデコードなど各種のマルチメデ ィアデータ処理を加速するように構成されている。PL D3は、内部の論理同路を外部から与えられるプログラ ム情報に従って形成可能なプログラマブルロジックデバ イスである。具体的には、PLD3は、内部にプログラ ム情報にしたがって配線可能な極めて多数の論理素子 (ゲート)及び記憶素子(フリップフロップ、レジス タ、メモリ)と、与えられたプログラム情報によりそれ らを配線するプログラミング回路とを有する、PLD3 の一例としては、米国アルテラ社のFLEX 10KB ファミリ (ゲート数:10000~250000) などを用いることができ る。これ以外のPLDでも動的にプログラミング可能な デバイスであればよい。

【0013】CPU1は、メモリ2に記憶されたOS (Operating System) プログラム及びアプリケーション プログラムを実行することに加えて、特定のプログラム を実行することにより、変更部6を通してPLD3を動 的に変更(プログラミング)する。ここで特定のプログ ラムとは、タスクの切替え動作に合わせて、切替後のタ スクの処理内容に応じてPLD3を変更するためのプロ グラムである。このプログラムは、タスクの1つとして もよいが、本実施形態ではOSの一部として実行される ものとする。例えば複数のアプリケーションを実行する 場合、CPU1は、OSの下でアプリケーションをタス クとして時分割に切り替えて実行する。その際 CPU 1は、上記特定のプログラムを実行することにより、タ スクの切替えに併せてタスク毎に個別の処理を加速させ るため、変更部6を通してPLD3を変更する。これに より、各タスクは、その処理内容に応じてPLD3によ り加速されることになる。

【0014】メモリ2は、OSプログラム及びアプリケーションプログラムの他に、上記の特定プログラムと、PLD3に対する複数のプログラム情報と、プログラム情報を、プログラム情報テーブルとを記憶する、図2はメモリ2の記憶内容

の具体例を示すメモリマップである。 同図に示すように メモリ2は、OS領域、タスクA領域、タスクB領域、 プログラム情報領域を有する。

【0015】OS領域は、OSプログラムとタスク管理 テーブルとを格納し、さらにOSデータエリアとからな る。タスクA領域は、タスクA(3Dグラフィックス処 理用のアプリケーション)用の領域であり、タスクA

(プログラム本体とワークエリアを合む)を指称する領域21と、タスクムに関するPLD 3内部データを追避するPLD 3内部データを追避するPLD 3内部データを追避するためのPLD退避領域22と、タスクA領域と同様であるが、MPB Gプコード処理用のアアリケーションである点が異なる。

【0016】プログラム情報領域は、PLD3用のプロラム情報A(3Dグラス・ックス処理用)と、プログラム情報A(3Dグラス・ックス処理用)と、アログラム情報B(MPEGデコード用)と、タスクとアログラム情報との対応関係を示すプログラム情報デーブルとを給約する。回図に示すように、プログラム情報デーブルは、タスクと、タスクが必要とあるプログラム情報の地類とを対応させて能位している。

【0017】図4は、CPU1によるPLD3の変更処 理を示すフローチャートである。同図は、CPU1が上 記の特定プログラムがOSの一部として実行される処理 を示している。同図では、タスクA(3Dグラフィック ス処理用)とタスクB (MPEGデコード処理用)との 2つのタスクが交互に切り替えられながら処理される場 合を示している。同図のようにCPU1は、一番最初に 又はタスクBの次に実行されるタスクA (3Dグラフィ ックス処理) 用の論理回路を形成するようにPLD3を 変更 (プログラミング) する (ステップ41)。その後 OSによりタスクBへのタスク切替えがあれば (ステッ プ42: YES) . M P E Gデコード処理用の論理回路を 形成するようにPLD3を変更 (プログラミング) する (ステップ43), さらにOSにより3Dグラフィック スタスクへのタスク切替えがあれば (ステップ44:YE S)、MPEGデコード処理用の論理回路を形成するよ うにPLD3を変更 (プログラミング) する (ステップ 41).

【0018】このようにしてCPU1は、上部特定プログラムによりタスク切替えに際してPLD3を動的にプログラムミングする。図5は、図4のステップ41に示した3Dグラフィックス処理への変更処理をより詳細に示すフローチャートである。

【0019】図5において、CPU1は、タスクB(M PEGデコード)からタスタA(3Dグラフィックス処 盟)へのタスク切替えの直前に、PLD3のMPEGデ コード処理を停止し、CPU1内部のレジスタ情報を読 み出してメモリ2上のCPU退避領域25に退避する (ステップ51)、さらに、PLD3の内部情報(レジ スタデータ、メモリデータなど配像薬子の配徳内容)を メモリ2上のPLD追避領域25に急避する(ステップ 52)、これにより、停止したMPEGデコード処理・ 脚するCPU1のシジス合情報及びPLD3の内部情報 が、図2に示したクスク情報を、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100円で、100

【0020】次いで、CPU1は、メモリ2のCPU追離領域23から3Dグラフィックス処理用に追避されていたレジス外情報を読み出して、そのレジス外情報をCPU1に整備させ(ステップ54)、さらに、メモリ2のPLD追避領域22から3Dグラフィックス処理用に退避さいたい内部信頼を読み出して、その内部情報をPLD3に復帰させ(ステップ55)、PLD3の処理を再開(イネーブル)させる。これによりPLD3は、前回のタスク実行時に退避したが情報を保湯させ、再開することになる。図6は、図4のステップ43に示したMPEのデコード処理、の変更処理をより詳細に示すフローチャートである。

【0021】図6において、CPU1は、タスクA(3 Dグラフィックス処理) からタスクB (MPEGデコー ド)へのタスク切替えの直前に、PLD3の3Dグラフ ィックス処理を停止し、CPU 1 内部のレジスタ情報を 読み出してメモリ2上のCPU退避領域23に退避する (ステップ61)。さらに、PLD3の内部情報をメモ リ2上のPLD退避領域22に退避する(ステップ6 2)。これにより、停止した3Dグラフィックス処理に 関するCPU1のレジスタ情報及びPLD3の内部情報 が、図2に示したタスクA領域に格納される。さらに、 CPU1は図3に示したプログラム情報テーブルを参照 して、MPEG用のプログラム情報がプログラム情報# 2であることを特定して、そのプログラム情報#2を読 み出して変更部6に供給する。これを受けて変更部6 は、タスクB (MPEGデコード) 用の論理回路を形成 するようPLD3を変更 (プログラミング) する (ステ ップ63)。これにより、PLD3はMPEGデコード

【0022】沈いで、CPU1は、メモリ2のCPU追 離倒線26からMPEGデコードに追避されていたレジ スタ情報を読み出して、そのレジスタ情報をCPU1に 復居させ(ステップ64)、さらに、メモリ2のPLD 連難領域25からMPEGデコード処理用に追避されて いた内部情報を表み出して、その内部情報をPLD3に

用の論理回路を形成する。

復帰させ(ステッア65)、PLD3の処理を再請す る。これによりPLD3は、前回のタスク実行時に基準 していた情報が関係され、PR657コード処理を判開 することになる。以上のように構成された本発明の第1 実施形態におけるデータ処理装置について、その動作を 提明する。

【0023】まず、本デーク処理装配とおいてタスクB (MPEGデコード処理)からタスクB(3Dグラフォ ックス処理)にタスク切着とが生じた場合の動枠を説明する。図7(a)は、図ちに示したがPEGデコード処理から3Dグラフィックス処理への変更動件を説明する。図である。同図(a)中の破壊 a1、a2に示すように、CPU1は、タスクBからタスタAへのタスタの特との値解に、PLD3のMPEのデコード処理を停止し、CPU1内部のレジスタ情報、PLD3の内部情報をそれぞれCPU追避領域26、PLD追避領域25に退費する。

【0024】次に、CPU1は、3Dグラフィックス用 のプログラム情報#1を読み出して変更額をを通して、 タスクA(3Dグラフィックス)用の倫理回路を形成す おようPLD3を変更(プログラミング)する。らに、 同図(a)中の破線a3、a4に示すように、CPU1は、メモリ2のCPU退避減度23のレジス分精線、P LD退避機域22の内部情報を、それぞれCPU1、P LD3に提得させる。PLD3の処理を再開(オネープ) させる。これによりPLD3は、前回のタスク実行 時に退避していた情報を復帰させ、再請することにな

[0025] CPU1自身のタスクBへの切替え後は、 同図(b) に示すように、PLD3は3Dグラフィック ス処理用の倫理回転を形成するので、CPU1によるタ スクムの処理と協動して3Dグラフィックス処理を行 う、図8は、PLD3がCPU1と協動して3Dグラフィックス処理をマンタルの場合である。

【0026】 同図において、31はビデオRAM (フレ ームメモリ) に格納された3 Dグラフィックスの描画画 像を示す。32はメモリ2のタスクAのワークメモリに 作成される3Dグラフィックス画像の頂点の座標テーブ ルを示す。33は、外部(例えば図外の磁気ディスク装 置)から与えられる3Dグラフィックス画像のデータベ ースを示す、この場合CPU1とPLD3は、次のよう に機能分担する。すなわちCPU1は、外部からの描画 すべき3Dグラフィックスデータを決定し、それを外部 装置からタスクAのワークメモリ(3Dグラフィックス 画像のデータベース33) に読みだし、さらに、3Dグ ラフィックスデータベースから3Dグラフィックス画像 の各頂点の座標を算出して座標テーブルを作成し、各項 点で定まる多角形の塗り潰しをPLD3に指示する。 【0027】PLD3は、CPU1から塗り潰し指示を 受けて座標テーブルを参照して、個々の多角形を塗り潰 す描慮処理を行う、この指面砂型は、いわゆるラスター 変換やスキャンコンバージョン(康傷データから表示デ タク、強関)、テクスチャー処理、ポリゴンの前面砂型 をどてある。指廠処理では、大量の繰り返し複算を必要 とかするため、1年の場から1次できた必要 の効果が大きい。さらに、図7(b)は、図6に示した MPEGデコード処理から3Dグラフィス実理への 変更動件を示す。新野間第である。同図(a)と同僚に、C PU1は、タスク切替えに際して、破鍵。1、c2に示 すように3Dグラフィクス処理外のレジスタ情報、内 部情報の過避を行った後、MPEGデコード処理用の ログラの情報中を展れて変更部6を通してPLD3を プログラシグリ、破綻82、4七デオように出り Gデコード処理用のレジスタ情報、内部情報を復場させ

【0028】その後タスクBに切り替えられた後、CPU1とPLD3は協動してMPEGデコード処理を受する。この場合の機能分組については、MPEGデコード処理と含まれる可変条件号の復号処理。 遊離飲余弦変集、遊量子化、動き補償処理のうち、定型的反復的な済集を要する遊離散余弦変集、遊量子化、動き補償処理又はその一部をPLD3が労者ることが望ましい。これらの機能分組は、PLD3のゲート教及び処理能力と、CPU1の処理能力に応じて決定される。以下MEPGデコードが実行され、タスクの行うスはアプリケーションに重みを指定してやることで、任意の比率のタスク切り替えが可能である。これはOSのタスク管理能力に修むする。これはOSのタスク管理能力に修りである。これはOSのタスク管理能力に修むする。これはOSのタスク管理能力に修むする。

【〇〇29】以上のようにPLD3はタイムシェアリングを行いながら汎用のアクセラレータとして使用されるため、プログラマブルでかつ高速かつ効率的なデーラ処理が確比を名。なお、上世民施邦線において、特定プラスクを付きた。 マングラによるのの一部の機能としてOPU1が、タスク切替えに期してPLD3の動作を停止し、プログラミング後に判開させていたが、アプリンションくタス、月)が停止と再開きさせるようにしてもよい。これは、CPU1(タスク)とPLD3とはマスターとスレープという温齢期係にあるので、タスクによりから

【903人 実施の形理2ン本実施形理におけるデータ処理施度のトドウェブ構成は、第1実施形面の図1 と同じてあるのご親野を衝撃さ、以下、CPUIが特定のプログラムを実行することにより実現されるPLD 3の動的な変更処理について、第1実施形態と同じ点は 類別者と確し、異なる点を中心に対すする。要なる点と は、第1実施形態におけるデータ処理装置がタスクを切替える修作と口の3を変更していたことに対して、本実 参考を修作と口の3を変更していたことに対して、本実 動形態のデータを送送器位、逐次実行される機変のタス クをタスクウィンドウとして扱い、タスクウィンドウの 切替える時に、当該複数のクスクに対応するプログラム 情報と用いてPLD3を変更するように構成している点 である。さらに、本実施所では、CPU1は、PLD3 をプログラムする際に、複数の別幅のプログラ人情報に より形成される毎回取を何をさせるように変更縮6を 通してプログラミングする点が異なっている。そのた め、メモリ2に記憶されている上記物定プログラムの内 容及びプログライ情報テーブルが乗なっている。

【0031】以下、タスクウィンドウの具体例を用い て、本実施形態の特定プログラムにより実現されるCP U1の機能について説明する。メモリ2は、OSプログ ラム及びアプリケーションプログラムの他に、上記の特 定プログラムと、PLD3に対する複数のプログラム情 弱と タスクウィンドウとプログラム情報の対応関係を 示したプログラム情報テーブルとを記憶する。 図9はメ モリ2の記憶内容の具体例を示すメモリマップである。 【0032】同図に示すようにメモリ2は、OS領域、 タスクウィンドウ#1~#3、プログラム情報領域を有 する。タスクウィンドウは、PLD3の変更なしで実行 可能なタスクをグループ化したものである。同図におい て、タスクA、D、G、Hは、それぞれ3Dグラフィッ クス処理の一部を分担して実行する。これに伴い各タス クに対応するプログラム情報a~dが設けられている。 以下、分担する各処理を3D#1~#4と呼ぶ。 【0033】 また、タスクB、C、E、Fは、MPEG デコード処理の一部を分担して実行する。これに伴い各 タスクに対応するプログラム情報e~hが設けられてい る。以下、分担する各処理をMPEG#1~#4と呼 ぶ。タスクウィンドウ#1は、タスクA、B、Cの各領 域からなる。各タスク領域は、タスクのプログラム本体 (ワークエリアを含む)と、退避領域とからなる。退避 領域は、第1実施形態のPLD退避領域とCPU退避領 域とからなり、本実施例ではそれらの総称としている。 タスクウィンドウ#1におけるタスクA. B. Cは、そ れぞれ3D#1、MPEG#2、MPEG#3を実行す 3.

[0034] 同様にタスクウィンドウ# 2は、タスク D、B、Fの各領域からなる。タスクD、E、Fは、そ れぞれ3D# 2、MPEG# 1、MPEG# 4 を実行す る。タスクウィンドウ# 3は、タスクG、Hの各領域か らなる。タスクG、Hは、それぞれ3D# 3、3D# 4 を実行する。

【0035】プログラム情報領域は、PLD3がタスク A~Hと協動して動作するためのプログラム情報a~h を記憶している。図10は、未実施所とおけるプログラム情報、「フログラム情報テーブルの具体例を示す図である。同図に示すように、アログラム情報テーブルは、タスクウィンドウと、タスクウィンドウ内のクスクが必要とするプログラム情報の種別とを対応させて記憶している。

【0036】CPU1は、第1実施形態においてタスク の切替える毎にPLD3を変更していたことに対して、 本実施形態では、タスクウィンドウの切替え毎にPLD 3を変更するとして扱い、タスクウィンドウの切替える 毎にPLD3を変更する点が異なっている。この動作 は、図4に示したフローチャートにおいてステップ42 の代わりに、タスクウィンドウの切替えを判断するステ ップを設けた構成となる点が異なる。ステップ44につ いても同様である。さらに、図5、6に示したタスク及 びPLD3のプログラミングについては、CPU1は、 CPU1のレジスタ情報及びPLD3の内部情報の退避 と復帰(ステップ51、52、54、55、61、6 2、64、65)を、タスクウィンドウ内の複数のタス クについて行う点が異なる。さらにCPU1は、ステッ プ53.63において、プログラム情報テーブルに指定 されている個々のプログラム情報の全てをPLD3にプ ログラムする必要があるので、CPU1は、当該個々の プログラム情報を網集して新たな1つのプログラム情報 にしてから変更部6を通して変更する。

【0037】例えば、図10によればタスクウィンドウキ1に対応するのは、プログラム情報へま、gの3つつあり、他のタスクウィンドウからフスクウィンドントウキ1への可能えに駆してアログラム情報へま、gを3年3人の大きなが、またりのであり、他のタスクウィンドウキ2人の大きなが、またりかになった。 は、gと4年4人のプログラム情報とす。 具体的には、CPU1は、定められた配益言語により論理記述されている個々のプログラム情報をサブモジュールと手接着である。この後、CPU1は作成されたメインモジュールを作成する。この後、CPU1は作成されたメインモジュールを作成する。この後、CPU1は作成されたメインモジュールと1のプログラムが構造として変態6を適してPLD3がでコーク処理装置は、となりインドウ単位でPLD3が変更されるよりも、その変更時間を報慮することになる。その純果、タスク単位でPLD3が変更されるよりも、その変更時間を報慮することがなる。その純果、タスク単位でPLD3が変更されるよりも、その変更時間を報慮するとかできる。

[0038] <第3実施形御ン本実施形御におけえデーク処理装置のハードウェブ相成は、第1、第2実施形御の図1と同じであるので説明を省略する。以下、CPU 1が特定のブログラムを実行することにより実現されるPLD3の動かな変更処理について、第2実施形御と同じ点は説明を省略し、異なる点を中心に説明する。図9に示したメモリマップは、本実施例においても同じであるものとする。

[0039] 聚たる点は、本英能形態におけるデータ処理装置は、第2実施形態においてPLD3がクスクウィンドかの切替え毎に変更されていたのに対して、タスク切替え毎に今後実行される複数のタスクに必要しされる複数のプロクタ情報を用いて変更するように構成されている。そのため、メモリ2は、プログラム情報の伊田状況を変すキャッシュテーブルの代仕時成される、お野にくいうと、カリギ以くいうと、カリギ以というと、カリギ以というと、カリギ以というと、カリギ以というと、カリギリンは、アログラム情報の使用状況を変すキャッシュテーブルの作成される。より詳しくいうと、カリギリン・カーブルの作成される。より詳していうと、カリギリン・カーブルの作成される。よりました。

U1は、タスタ切替えに際して、後に実行すべき複数の タスクを判定し、キャッシュテーブルを専用してそれら のタスクに必要なプログラム情報を選択し、それらのア ログラム情報を上述したように論理合成して1つのプロ グラム情報を作成し、変更部6を選してPLD3をプロ グラングする

【0040】図11にキャッシュテーブルの一例を示 す。同図において、「プログラム情報種別」の間は、図 9に示したプログラム情報a~hの種別を表す。「時 刻」欄は、最後にCPU1により選択された時刻(従っ て最後にプログラミングされたときに選択された時刻) を表す。「サイズ」欄は、プログラム情報によりプログ ラムされたPLD3が占有されるサイズ (回路規模)を 示す。サイズは、ゲート数や回路規模の割合でもよい。 本実施例では説明の便官ト各プログラム情報がPLD3 の30%を占有するものとする。「状態」欄は、現在P LD3に論理回路が形成されている(on)か否か(o ff)を表す。CPU1は、例えばこれから実行される タスクを順に判定し、それらに対応するプログラム情報 のサイズの合計が100%(あるいは所定のしきい値) を越えない範囲内で、選択候補とする。その際、CPU 1は、状態がon (現在PLD3に論理回路が形成され ている)のプログラム情報については、LRU (LeastR ecently Used) 方式を用いて選択候補を決める。こうし て選択候補となったプログラム情報を最終的に選択す

【0041】選択されたプログラム情報は、タスク切着 とに際してPLD3にプログラミングされる、タスクの 変更及びアログラミングの動作については、第2実施例 と同様である。このとき、CPU1は、上記キャッシュ テーブルを更新する。以上のように本実施形態によれ ば、タスク切替体に、接級のプログラム情報を選択して PLD3を変更するので、タスクの生成、溶波が頻繁に 生しち場合であっても、また、タスクスケジューツく (実行順序)が動的に変化する場合であっても、それぞ れのタスク切替えに追旋して適切なプログラム情報を PLD3にプログラムするととかできる。

【0042】その結果、CPUのキャッシュ動件と同じ ようにPLD3の加速機能の使用効率が高くなり、アロ グラマブルでか一高速が一効率がなデータ処理が可能と なる。なお、上環実施形態では、タスタの変化に応じて PLD3の論理服が動物に変更されるが、タスタのの でなわちアプリケーションからPLD3のプログラムを 変更するようにしてもよい、この場合、タスクの切り替 メタイミングに関係なくアプリケーションから任意のタ イミングでPLD3をアログラムすることになる。この お供、PLD3へのプログラムは静妙なスケジューングで実施される。従って、アプリケーションの地域の 行に使って、処理も加速されるので効率的である。また 表数のアプリケーションが強在する場合、実施の形態3 と4の動的スケジューリングと組み合わせれば効果を増す。

【0043】また、上記各実施形態において、CPU1 と変更部6とは、PLD3に組み込むようにしてもよ い。この場合、図1からCPU1と変更部6を削った構 成となる。この場合、PLD3は初期化時において、C PU1と同等の論理回路を形成するためのプログラム情 報と、変更部6と同等の論理同路を形成するためのプロ グラム情報とを取り込んでプログラミングする初期化部 を備えるように構成すればよい。この結果、簡単を構成 で上記実施形態と同様に本発明をじっしすることができ る。また、CPU1と変更部6の機能もプログラム情報 が進化する度に機能向上する。さらに、上記第2、第3 実施形態では、CPU1が複数の個別プログラム情報を 論理合成して新たな1つのプログラム情報を作成する例 を示したが、PLD3自身が部分的にプログラム可能な 構成であれば、論理合成しなくても個別プログラム情報 を用いてプログラミングするようにしてもよい。

【0044】また、上記各実施形態では、1個のPLDを用いる例を示したが、複数のPLDを用いる構成としてもよい。

【発明の効果】

【0045】本祭明のデーク処理装置は、アアリケーションプログラムを実行するデーク処理装置であって、輸理回路をプログラムにより形成可能なプログラマブルロジックデバイスと、プログラマブルロジックデバイスと、プログラムデータを開いてプログラマブルロジックデバイスを受力といるようでは、アログラムデータを開いてプログラング手段と、前記アプリケーションプログラムの実行内をに応じて、プログラマブルロジックデバイスを更新するようプログラミング手段を制持する制御手段とを備えている。この構成によれば、別用でかつ楽歌にデジタル処理全般に対応することができ、その結果、高速化と低コスト化を図ることができ、またプログラマブルロジックデバイを発用でいるので、その交換で性能の向上が可能となるという有利な効果が得られる。

【0046】また、前記データ処理装置は、さらにデータ迅速衛機を有する迅速記憶手段と、プログラミング手 限によるプログラミングの間に、プログラマブルロジックデバイス内の記憶業子のデータを迅速記憶手段に迅速させる迅速手段と、プログラミング手段によるプラミングの後に、当該プログラスプータに関する迅速データを迅速削減からプログラマブルロジックデバイスに貸まするを売手程と確認されている。他のプログラスデーを発用いて前型国際変更することができる。【0047】さらに前記制等手段は、CPUのタスク切替き、40分替えめのスタスと対抗ちるプログラムデータを、切り替え後のスタスと対抗ちるプログラムデータを、切り替え後のスタスと対抗ちるプログラムデータを

選択する選択手段と、選択されたプログラムデータによ りプログラマブルロジックデバイスを更新するようプロ グラミング手段に指示する指示手段と備えている。この 構成によれば、上記効果に加えて、タスクという単位毎 に、タスクと協動して実行するようプログラマブルロジ ックデバイスの論理回路を動的に変更することができ

ъ. 【0048】また、前記制御手段は、複数の逐次実行さ

れる複数のタスクからなるタスクウィンドウの切替えタ イミングを検出する検出手段と、検出されたとき、切り 替え後のタスクウィンドウに含まれるタスクに対応する プログラムデータを選択する選択手段と、選択されたプ ログラムデータによりプログラマブルロジックデバイス を更新するようプログラミング手段に指示する指示手段 とを備えている。この構成によれば、タスクウィンドウ の切替え毎に、プログラマブルロジックデバイスを更新 するので、更新のために発生する時間を少なくすること ができる。また、前野制御手段は、CPUのタスク切替 えタイミングを物出する物出手段と、輸出されたとき、 切り替え後に逐次実行される複数のタスクに対応する複 数のプログラムデータを選択する選択手段と、選択され た複数のプログラムデータによりプログラマブルロジッ クデバイスを更新するようプログラミング手段に指示す

る指示手段とを備えている。 【0049】この機成によれば、タスク切替毎に、複数 のプログラムデータが選択されてプログラマブルロジッ クデバイスが変更されるので、タスクの生成、消滅が頻 **斃に生じる場合であっても、また、タスクスケジューリ** ング (実行順序)が動的に変化する場合であっても、そ れぞれのタスク切替えに際して適切なプログラム情報を PLD3にプログラムすることができる。前記制御手段 は、さらに、記憶手段に記憶されたプログラムデータの 使用状況を示すテーブル手段を備え、前記選択手段は、 テーブル手段が示す使用状況に応じて複数のプログラム データを選択するよう構成される。

【0050】この構成によれば、タスク切替えに際して 今後使用されるプログラム情報を効率良くPLD3にプ ログラムすることができる。また、前記記憶手段は、プ ログラマブルロジックデバイスにプロセッサとしても論 理回路を形成するための特定のプログラムデータを記憶 し、前記プログラム手段は、さらに、前記特定のプログ ラムデータを用いてプログラマブルロジックデバイスを プログラムするよう構成されている。

【0051】この構成によれば、ハードウェア構成を簡 単にすることができる。 【図面の簡単な説明】

【図1】本発明の実施例におけるデータ処理装置の構成 を示すブロック図である。

【図2】メモリ2の記憶内容の具体例を示すメモリマッ プである.

【図3】 プログラム情報テーブルの具体例を示す図であ

【図4】CPU1によるPLD3の変更処理を示すフロ ーチャートである。

【図5】3Dグラフィックス処理への変更処理をより詳 細に示すフローチャートである。

【図6】MPEGデコード処理への変更処理をより詳細 に示すフローチャートである。

【図7】MPEGデコード処理と3Dグラフィックス処 理との変更動作を説明図である。

【図8】PLD3がCPU1と協動して3Dグラフィッ クス処理を行う具体例を示す説明図である。 【図9】メモリ2の記憶内容の具体例を示すメモリマッ

プである. 【図10】 プログラム情報テーブルの具体例を示す図で

【図11】キャッシュテーブルの一例を示す。 【図12】従来のデータ処理装置のブロック図を示す。

【符号の説明】 1 CPU

2 メモリ 3 PLD

出力装置

入力装置 6 変更部


【図3】


u	グラ	٨	憐

タスク	プログラム情報種別
Λ	#1
В	#2

[図	1	0	1

タスクウィンドウ	プログラム情報種別
#1	a(3D # 1),f(MPEG # 2),g(MPEG # 3)
#2	a(3D#2),e(MPEG#1).g(MPEG#4)
#3	a(3D#3),d(3D#4)





【図12】

